pcie_port 34 arch/arm/mach-dove/pcie.c static struct pcie_port pcie_port[2]; pcie_port 40 arch/arm/mach-dove/pcie.c struct pcie_port *pp; pcie_port 45 arch/arm/mach-dove/pcie.c pp = &pcie_port[nr]; pcie_port 83 arch/arm/mach-dove/pcie.c static int pcie_valid_config(struct pcie_port *pp, int bus, int dev) pcie_port 99 arch/arm/mach-dove/pcie.c struct pcie_port *pp = sys->private_data; pcie_port 119 arch/arm/mach-dove/pcie.c struct pcie_port *pp = sys->private_data; pcie_port 177 arch/arm/mach-dove/pcie.c struct pcie_port *pp = sys->private_data; pcie_port 194 arch/arm/mach-dove/pcie.c struct pcie_port *pp = &pcie_port[num_pcie_ports++]; pcie_port 36 arch/arm/mach-mv78xx0/pcie.c static struct pcie_port pcie_port[8]; pcie_port 78 arch/arm/mach-mv78xx0/pcie.c struct pcie_port *pp = pcie_port + i; pcie_port 103 arch/arm/mach-mv78xx0/pcie.c struct pcie_port *pp; pcie_port 108 arch/arm/mach-mv78xx0/pcie.c pp = &pcie_port[nr]; pcie_port 125 arch/arm/mach-mv78xx0/pcie.c static int pcie_valid_config(struct pcie_port *pp, int bus, int dev) pcie_port 141 arch/arm/mach-mv78xx0/pcie.c struct pcie_port *pp = sys->private_data; pcie_port 161 arch/arm/mach-mv78xx0/pcie.c struct pcie_port *pp = sys->private_data; pcie_port 219 arch/arm/mach-mv78xx0/pcie.c struct pcie_port *pp = sys->private_data; pcie_port 237 arch/arm/mach-mv78xx0/pcie.c struct pcie_port *pp = &pcie_port[num_pcie_ports++]; pcie_port 95 arch/mips/pci/pcie-octeon.c static int cvmx_pcie_rc_initialize(int pcie_port); pcie_port 105 arch/mips/pci/pcie-octeon.c static inline uint64_t cvmx_pcie_get_io_base_address(int pcie_port) pcie_port 114 arch/mips/pci/pcie-octeon.c pcie_addr.io.port = pcie_port; pcie_port 126 arch/mips/pci/pcie-octeon.c static inline uint64_t cvmx_pcie_get_io_size(int pcie_port) pcie_port 139 arch/mips/pci/pcie-octeon.c static inline uint64_t cvmx_pcie_get_mem_base_address(int pcie_port) pcie_port 146 arch/mips/pci/pcie-octeon.c pcie_addr.mem.subdid = 3 + pcie_port; pcie_port 158 arch/mips/pci/pcie-octeon.c static inline uint64_t cvmx_pcie_get_mem_size(int pcie_port) pcie_port 172 arch/mips/pci/pcie-octeon.c static uint32_t cvmx_pcie_cfgx_read(int pcie_port, uint32_t cfg_offset) pcie_port 178 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PESCX_CFG_RD(pcie_port), pescx_cfg_rd.u64); pcie_port 179 arch/mips/pci/pcie-octeon.c pescx_cfg_rd.u64 = cvmx_read_csr(CVMX_PESCX_CFG_RD(pcie_port)); pcie_port 185 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEMX_CFG_RD(pcie_port), pemx_cfg_rd.u64); pcie_port 186 arch/mips/pci/pcie-octeon.c pemx_cfg_rd.u64 = cvmx_read_csr(CVMX_PEMX_CFG_RD(pcie_port)); pcie_port 199 arch/mips/pci/pcie-octeon.c static void cvmx_pcie_cfgx_write(int pcie_port, uint32_t cfg_offset, pcie_port 207 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PESCX_CFG_WR(pcie_port), pescx_cfg_wr.u64); pcie_port 213 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEMX_CFG_WR(pcie_port), pemx_cfg_wr.u64); pcie_port 228 arch/mips/pci/pcie-octeon.c static inline uint64_t __cvmx_pcie_build_config_addr(int pcie_port, int bus, pcie_port 235 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG006(pcie_port)); pcie_port 245 arch/mips/pci/pcie-octeon.c pcie_addr.config.port = pcie_port; pcie_port 265 arch/mips/pci/pcie-octeon.c static uint8_t cvmx_pcie_config_read8(int pcie_port, int bus, int dev, pcie_port 269 arch/mips/pci/pcie-octeon.c __cvmx_pcie_build_config_addr(pcie_port, bus, dev, fn, reg); pcie_port 287 arch/mips/pci/pcie-octeon.c static uint16_t cvmx_pcie_config_read16(int pcie_port, int bus, int dev, pcie_port 291 arch/mips/pci/pcie-octeon.c __cvmx_pcie_build_config_addr(pcie_port, bus, dev, fn, reg); pcie_port 309 arch/mips/pci/pcie-octeon.c static uint32_t cvmx_pcie_config_read32(int pcie_port, int bus, int dev, pcie_port 313 arch/mips/pci/pcie-octeon.c __cvmx_pcie_build_config_addr(pcie_port, bus, dev, fn, reg); pcie_port 330 arch/mips/pci/pcie-octeon.c static void cvmx_pcie_config_write8(int pcie_port, int bus, int dev, int fn, pcie_port 334 arch/mips/pci/pcie-octeon.c __cvmx_pcie_build_config_addr(pcie_port, bus, dev, fn, reg); pcie_port 349 arch/mips/pci/pcie-octeon.c static void cvmx_pcie_config_write16(int pcie_port, int bus, int dev, int fn, pcie_port 353 arch/mips/pci/pcie-octeon.c __cvmx_pcie_build_config_addr(pcie_port, bus, dev, fn, reg); pcie_port 368 arch/mips/pci/pcie-octeon.c static void cvmx_pcie_config_write32(int pcie_port, int bus, int dev, int fn, pcie_port 372 arch/mips/pci/pcie-octeon.c __cvmx_pcie_build_config_addr(pcie_port, bus, dev, fn, reg); pcie_port 382 arch/mips/pci/pcie-octeon.c static void __cvmx_pcie_rc_initialize_config_space(int pcie_port) pcie_port 402 arch/mips/pci/pcie-octeon.c pciercx_cfg030.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG030(pcie_port)); pcie_port 425 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG030(pcie_port), pciercx_cfg030.u32); pcie_port 441 arch/mips/pci/pcie-octeon.c if (pcie_port) pcie_port 456 arch/mips/pci/pcie-octeon.c prt_cfg.u64 = cvmx_read_csr(CVMX_DPI_SLI_PRTX_CFG(pcie_port)); pcie_port 461 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_DPI_SLI_PRTX_CFG(pcie_port), prt_cfg.u64); pcie_port 463 arch/mips/pci/pcie-octeon.c sli_s2m_portx_ctl.u64 = cvmx_read_csr(CVMX_PEXP_SLI_S2M_PORTX_CTL(pcie_port)); pcie_port 465 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEXP_SLI_S2M_PORTX_CTL(pcie_port), sli_s2m_portx_ctl.u64); pcie_port 469 arch/mips/pci/pcie-octeon.c pciercx_cfg070.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG070(pcie_port)); pcie_port 472 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG070(pcie_port), pciercx_cfg070.u32); pcie_port 480 arch/mips/pci/pcie-octeon.c pciercx_cfg001.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG001(pcie_port)); pcie_port 485 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG001(pcie_port), pciercx_cfg001.u32); pcie_port 489 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG066(pcie_port), 0); pcie_port 491 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG069(pcie_port), 0); pcie_port 495 arch/mips/pci/pcie-octeon.c pciercx_cfg032.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG032(pcie_port)); pcie_port 497 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG032(pcie_port), pciercx_cfg032.u32); pcie_port 512 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG006(pcie_port), pciercx_cfg006.u32); pcie_port 523 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG008(pcie_port), pciercx_cfg008.u32); pcie_port 532 arch/mips/pci/pcie-octeon.c pciercx_cfg009.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG009(pcie_port)); pcie_port 533 arch/mips/pci/pcie-octeon.c pciercx_cfg010.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG010(pcie_port)); pcie_port 534 arch/mips/pci/pcie-octeon.c pciercx_cfg011.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG011(pcie_port)); pcie_port 539 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG009(pcie_port), pciercx_cfg009.u32); pcie_port 540 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG010(pcie_port), pciercx_cfg010.u32); pcie_port 541 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG011(pcie_port), pciercx_cfg011.u32); pcie_port 547 arch/mips/pci/pcie-octeon.c pciercx_cfg035.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG035(pcie_port)); pcie_port 552 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG035(pcie_port), pciercx_cfg035.u32); pcie_port 558 arch/mips/pci/pcie-octeon.c pciercx_cfg075.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG075(pcie_port)); pcie_port 562 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG075(pcie_port), pciercx_cfg075.u32); pcie_port 568 arch/mips/pci/pcie-octeon.c pciercx_cfg034.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG034(pcie_port)); pcie_port 572 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG034(pcie_port), pciercx_cfg034.u32); pcie_port 584 arch/mips/pci/pcie-octeon.c static int __cvmx_pcie_rc_initialize_link_gen1(int pcie_port) pcie_port 593 arch/mips/pci/pcie-octeon.c pciercx_cfg452.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG452(pcie_port)); pcie_port 594 arch/mips/pci/pcie-octeon.c pescx_ctl_status.u64 = cvmx_read_csr(CVMX_PESCX_CTL_STATUS(pcie_port)); pcie_port 601 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG452(pcie_port), pciercx_cfg452.u32); pcie_port 610 arch/mips/pci/pcie-octeon.c pciercx_cfg455.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG455(pcie_port)); pcie_port 612 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG455(pcie_port), pciercx_cfg455.u32); pcie_port 616 arch/mips/pci/pcie-octeon.c if (OCTEON_IS_MODEL(OCTEON_CN52XX) && (pcie_port == 1)) { pcie_port 618 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PESCX_CTL_STATUS(pcie_port), pescx_ctl_status.u64); pcie_port 622 arch/mips/pci/pcie-octeon.c pescx_ctl_status.u64 = cvmx_read_csr(CVMX_PESCX_CTL_STATUS(pcie_port)); pcie_port 624 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PESCX_CTL_STATUS(pcie_port), pescx_ctl_status.u64); pcie_port 637 arch/mips/pci/pcie-octeon.c cvmx_dprintf("PCIe: Port %d link timeout\n", pcie_port); pcie_port 641 arch/mips/pci/pcie-octeon.c pciercx_cfg032.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG032(pcie_port)); pcie_port 655 arch/mips/pci/pcie-octeon.c pciercx_cfg448.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG448(pcie_port)); pcie_port 670 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG448(pcie_port), pciercx_cfg448.u32); pcie_port 691 arch/mips/pci/pcie-octeon.c static int __cvmx_pcie_rc_initialize_gen1(int pcie_port) pcie_port 713 arch/mips/pci/pcie-octeon.c if ((pcie_port == 0) && !npei_ctl_status.s.host_mode) { pcie_port 714 arch/mips/pci/pcie-octeon.c cvmx_dprintf("PCIe: Port %d in endpoint mode\n", pcie_port); pcie_port 724 arch/mips/pci/pcie-octeon.c if ((pcie_port == 1) && npei_dbg_data.cn52xx.qlm0_link_width) { pcie_port 756 arch/mips/pci/pcie-octeon.c if (pcie_port == 0) { pcie_port 787 arch/mips/pci/pcie-octeon.c if (pcie_port) pcie_port 799 arch/mips/pci/pcie-octeon.c if (pcie_port) pcie_port 806 arch/mips/pci/pcie-octeon.c if (pcie_port) { pcie_port 830 arch/mips/pci/pcie-octeon.c pescx_ctl_status2.u64 = cvmx_read_csr(CVMX_PESCX_CTL_STATUS2(pcie_port)); pcie_port 832 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PESCX_CTL_STATUS2(pcie_port), pescx_ctl_status2.u64); pcie_port 836 arch/mips/pci/pcie-octeon.c if (CVMX_WAIT_FOR_FIELD64(CVMX_PESCX_CTL_STATUS2(pcie_port), pcie_port 838 arch/mips/pci/pcie-octeon.c cvmx_dprintf("PCIe: Port %d isn't clocked, skipping.\n", pcie_port); pcie_port 848 arch/mips/pci/pcie-octeon.c pescx_ctl_status2.u64 = cvmx_read_csr(CVMX_PESCX_CTL_STATUS2(pcie_port)); pcie_port 850 arch/mips/pci/pcie-octeon.c cvmx_dprintf("PCIe: Port %d stuck in reset, skipping.\n", pcie_port); pcie_port 859 arch/mips/pci/pcie-octeon.c pescx_bist_status2.u64 = cvmx_read_csr(CVMX_PESCX_BIST_STATUS2(pcie_port)); pcie_port 862 arch/mips/pci/pcie-octeon.c pcie_port); pcie_port 867 arch/mips/pci/pcie-octeon.c pescx_bist_status.u64 = cvmx_read_csr(CVMX_PESCX_BIST_STATUS(pcie_port)); pcie_port 870 arch/mips/pci/pcie-octeon.c pcie_port, CAST64(pescx_bist_status.u64)); pcie_port 873 arch/mips/pci/pcie-octeon.c __cvmx_pcie_rc_initialize_config_space(pcie_port); pcie_port 876 arch/mips/pci/pcie-octeon.c if (__cvmx_pcie_rc_initialize_link_gen1(pcie_port)) { pcie_port 878 arch/mips/pci/pcie-octeon.c pcie_port); pcie_port 890 arch/mips/pci/pcie-octeon.c mem_access_subid.s.port = pcie_port; /* Port the request is sent to. */ pcie_port 904 arch/mips/pci/pcie-octeon.c for (i = 12 + pcie_port * 4; i < 16 + pcie_port * 4; i++) { pcie_port 915 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PESCX_P2P_BARX_START(i, pcie_port), -1); pcie_port 916 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PESCX_P2P_BARX_END(i, pcie_port), -1); pcie_port 920 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PESCX_P2N_BAR0_START(pcie_port), 0); pcie_port 923 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PESCX_P2N_BAR1_START(pcie_port), CVMX_PCIE_BAR1_RC_BASE); pcie_port 931 arch/mips/pci/pcie-octeon.c base = pcie_port ? 16 : 0; pcie_port 953 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PESCX_P2N_BAR2_START(pcie_port), 0); pcie_port 964 arch/mips/pci/pcie-octeon.c if (pcie_port) { pcie_port 1010 arch/mips/pci/pcie-octeon.c uint64_t write_address = (cvmx_pcie_get_mem_base_address(pcie_port) + 0x100000) | (1ull<<63); pcie_port 1029 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEXP_NPEI_DBG_SELECT, (pcie_port) ? 0xd7fc : 0xcffc); pcie_port 1044 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEXP_NPEI_DBG_SELECT, (pcie_port) ? 0xd00f : 0xc80f); pcie_port 1051 arch/mips/pci/pcie-octeon.c cvmx_dprintf("PCIe: Port %d aligning TLP counters as workaround to maintain ordering\n", pcie_port); pcie_port 1066 arch/mips/pci/pcie-octeon.c (pcie_port == 1)) pcie_port 1074 arch/mips/pci/pcie-octeon.c pciercx_cfg032.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG032(pcie_port)); pcie_port 1075 arch/mips/pci/pcie-octeon.c cvmx_dprintf("PCIe: Port %d link active, %d lanes\n", pcie_port, pciercx_cfg032.s.nlw); pcie_port 1089 arch/mips/pci/pcie-octeon.c static int __cvmx_pcie_rc_initialize_link_gen2(int pcie_port) pcie_port 1097 arch/mips/pci/pcie-octeon.c pem_ctl_status.u64 = cvmx_read_csr(CVMX_PEMX_CTL_STATUS(pcie_port)); pcie_port 1099 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEMX_CTL_STATUS(pcie_port), pem_ctl_status.u64); pcie_port 1107 arch/mips/pci/pcie-octeon.c pciercx_cfg032.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG032(pcie_port)); pcie_port 1118 arch/mips/pci/pcie-octeon.c pciercx_cfg448.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG448(pcie_port)); pcie_port 1133 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG448(pcie_port), pciercx_cfg448.u32); pcie_port 1147 arch/mips/pci/pcie-octeon.c static int __cvmx_pcie_rc_initialize_gen2(int pcie_port) pcie_port 1173 arch/mips/pci/pcie-octeon.c qlmx_cfg.u64 = cvmx_read_csr(CVMX_MIO_QLMX_CFG(pcie_port)); pcie_port 1176 arch/mips/pci/pcie-octeon.c pr_notice("PCIe: Port %d is disabled, skipping.\n", pcie_port); pcie_port 1185 arch/mips/pci/pcie-octeon.c pr_notice("PCIe: Port %d is SRIO, skipping.\n", pcie_port); pcie_port 1188 arch/mips/pci/pcie-octeon.c pr_notice("PCIe: Port %d is SGMII, skipping.\n", pcie_port); pcie_port 1191 arch/mips/pci/pcie-octeon.c pr_notice("PCIe: Port %d is XAUI, skipping.\n", pcie_port); pcie_port 1199 arch/mips/pci/pcie-octeon.c pr_notice("PCIe: Port %d is unknown, skipping.\n", pcie_port); pcie_port 1203 arch/mips/pci/pcie-octeon.c sriox_status_reg.u64 = cvmx_read_csr(CVMX_SRIOX_STATUS_REG(pcie_port)); pcie_port 1205 arch/mips/pci/pcie-octeon.c pr_notice("PCIe: Port %d is SRIO, skipping.\n", pcie_port); pcie_port 1215 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_shift_zeros(pcie_port, 85); pcie_port 1216 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_shift(pcie_port, 1, 1); pcie_port 1217 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_shift_zeros(pcie_port, 300-86); pcie_port 1218 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_shift_zeros(pcie_port, 85); pcie_port 1219 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_shift(pcie_port, 1, 1); pcie_port 1220 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_shift_zeros(pcie_port, 300-86); pcie_port 1221 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_shift_zeros(pcie_port, 85); pcie_port 1222 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_shift(pcie_port, 1, 1); pcie_port 1223 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_shift_zeros(pcie_port, 300-86); pcie_port 1224 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_shift_zeros(pcie_port, 85); pcie_port 1225 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_shift(pcie_port, 1, 1); pcie_port 1226 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_shift_zeros(pcie_port, 300-86); pcie_port 1227 arch/mips/pci/pcie-octeon.c cvmx_helper_qlm_jtag_update(pcie_port); pcie_port 1231 arch/mips/pci/pcie-octeon.c mio_rst_ctl.u64 = cvmx_read_csr(CVMX_MIO_RST_CTLX(pcie_port)); pcie_port 1233 arch/mips/pci/pcie-octeon.c pr_notice("PCIe: Port %d in endpoint mode.\n", pcie_port); pcie_port 1239 arch/mips/pci/pcie-octeon.c if (pcie_port) { pcie_port 1256 arch/mips/pci/pcie-octeon.c if (pcie_port) pcie_port 1268 arch/mips/pci/pcie-octeon.c if (pcie_port) pcie_port 1275 arch/mips/pci/pcie-octeon.c if (pcie_port) { pcie_port 1293 arch/mips/pci/pcie-octeon.c if (CVMX_WAIT_FOR_FIELD64(CVMX_MIO_RST_CTLX(pcie_port), union cvmx_mio_rst_ctlx, rst_done, ==, 1, 10000)) { pcie_port 1294 arch/mips/pci/pcie-octeon.c pr_notice("PCIe: Port %d stuck in reset, skipping.\n", pcie_port); pcie_port 1299 arch/mips/pci/pcie-octeon.c pemx_bist_status.u64 = cvmx_read_csr(CVMX_PEMX_BIST_STATUS(pcie_port)); pcie_port 1301 arch/mips/pci/pcie-octeon.c pr_notice("PCIe: BIST FAILED for port %d (0x%016llx)\n", pcie_port, CAST64(pemx_bist_status.u64)); pcie_port 1302 arch/mips/pci/pcie-octeon.c pemx_bist_status2.u64 = cvmx_read_csr(CVMX_PEMX_BIST_STATUS2(pcie_port)); pcie_port 1307 arch/mips/pci/pcie-octeon.c pr_notice("PCIe: BIST2 FAILED for port %d (0x%016llx)\n", pcie_port, CAST64(pemx_bist_status2.u64)); pcie_port 1310 arch/mips/pci/pcie-octeon.c __cvmx_pcie_rc_initialize_config_space(pcie_port); pcie_port 1313 arch/mips/pci/pcie-octeon.c pciercx_cfg515.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG515(pcie_port)); pcie_port 1315 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG515(pcie_port), pciercx_cfg515.u32); pcie_port 1318 arch/mips/pci/pcie-octeon.c if (__cvmx_pcie_rc_initialize_link_gen2(pcie_port)) { pcie_port 1325 arch/mips/pci/pcie-octeon.c pciercx_cfg031.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG031(pcie_port)); pcie_port 1327 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, CVMX_PCIERCX_CFG031(pcie_port), pciercx_cfg031.u32); pcie_port 1328 arch/mips/pci/pcie-octeon.c if (__cvmx_pcie_rc_initialize_link_gen2(pcie_port)) { pcie_port 1329 arch/mips/pci/pcie-octeon.c pr_notice("PCIe: Link timeout on port %d, probably the slot is empty\n", pcie_port); pcie_port 1342 arch/mips/pci/pcie-octeon.c mem_access_subid.s.port = pcie_port; /* Port the request is sent to. */ pcie_port 1358 arch/mips/pci/pcie-octeon.c for (i = 12 + pcie_port * 4; i < 16 + pcie_port * 4; i++) { pcie_port 1370 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEMX_P2P_BARX_START(i, pcie_port), -1); pcie_port 1371 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEMX_P2P_BARX_END(i, pcie_port), -1); pcie_port 1375 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEMX_P2N_BAR0_START(pcie_port), 0); pcie_port 1383 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEMX_P2N_BAR2_START(pcie_port), 0); pcie_port 1392 arch/mips/pci/pcie-octeon.c pemx_bar_ctl.u64 = cvmx_read_csr(CVMX_PEMX_BAR_CTL(pcie_port)); pcie_port 1397 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEMX_BAR_CTL(pcie_port), pemx_bar_ctl.u64); pcie_port 1398 arch/mips/pci/pcie-octeon.c sli_ctl_portx.u64 = cvmx_read_csr(CVMX_PEXP_SLI_CTL_PORTX(pcie_port)); pcie_port 1403 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEXP_SLI_CTL_PORTX(pcie_port), sli_ctl_portx.u64); pcie_port 1406 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEMX_P2N_BAR1_START(pcie_port), CVMX_PCIE_BAR1_RC_BASE); pcie_port 1415 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEMX_BAR1_INDEXX(i, pcie_port), bar1_index.u64); pcie_port 1424 arch/mips/pci/pcie-octeon.c pemx_ctl_status.u64 = cvmx_read_csr(CVMX_PEMX_CTL_STATUS(pcie_port)); pcie_port 1426 arch/mips/pci/pcie-octeon.c cvmx_write_csr(CVMX_PEMX_CTL_STATUS(pcie_port), pemx_ctl_status.u64); pcie_port 1429 arch/mips/pci/pcie-octeon.c pciercx_cfg032.u32 = cvmx_pcie_cfgx_read(pcie_port, CVMX_PCIERCX_CFG032(pcie_port)); pcie_port 1430 arch/mips/pci/pcie-octeon.c pr_notice("PCIe: Port %d link active, %d lanes, speed gen%d\n", pcie_port, pciercx_cfg032.s.nlw, pciercx_cfg032.s.ls); pcie_port 1442 arch/mips/pci/pcie-octeon.c static int cvmx_pcie_rc_initialize(int pcie_port) pcie_port 1446 arch/mips/pci/pcie-octeon.c result = __cvmx_pcie_rc_initialize_gen1(pcie_port); pcie_port 1448 arch/mips/pci/pcie-octeon.c result = __cvmx_pcie_rc_initialize_gen2(pcie_port); pcie_port 1537 arch/mips/pci/pcie-octeon.c static int octeon_pcie_read_config(unsigned int pcie_port, struct pci_bus *bus, pcie_port 1550 arch/mips/pci/pcie-octeon.c BUG_ON(pcie_port >= ARRAY_SIZE(enable_pcie_bus_num_war)); pcie_port 1556 arch/mips/pci/pcie-octeon.c if (enable_pcie_bus_num_war[pcie_port]) pcie_port 1560 arch/mips/pci/pcie-octeon.c pciercx_cfg006.u32 = cvmx_pcie_cfgx_read(pcie_port, pcie_port 1561 arch/mips/pci/pcie-octeon.c CVMX_PCIERCX_CFG006(pcie_port)); pcie_port 1566 arch/mips/pci/pcie-octeon.c cvmx_pcie_cfgx_write(pcie_port, pcie_port 1567 arch/mips/pci/pcie-octeon.c CVMX_PCIERCX_CFG006(pcie_port), pcie_port 1668 arch/mips/pci/pcie-octeon.c " size=%d ", pcie_port, bus_number, devfn, reg, size); pcie_port 1672 arch/mips/pci/pcie-octeon.c *val = cvmx_pcie_config_read32(pcie_port, bus_number, pcie_port 1676 arch/mips/pci/pcie-octeon.c *val = cvmx_pcie_config_read16(pcie_port, bus_number, pcie_port 1680 arch/mips/pci/pcie-octeon.c *val = cvmx_pcie_config_read8(pcie_port, bus_number, pcie_port 1730 arch/mips/pci/pcie-octeon.c static int octeon_pcie_write_config(unsigned int pcie_port, struct pci_bus *bus, pcie_port 1736 arch/mips/pci/pcie-octeon.c BUG_ON(pcie_port >= ARRAY_SIZE(enable_pcie_bus_num_war)); pcie_port 1738 arch/mips/pci/pcie-octeon.c if ((bus->parent == NULL) && (enable_pcie_bus_num_war[pcie_port])) pcie_port 1742 arch/mips/pci/pcie-octeon.c " reg=0x%03x size=%d val=%08x\n", pcie_port, bus_number, devfn, pcie_port 1748 arch/mips/pci/pcie-octeon.c cvmx_pcie_config_write32(pcie_port, bus_number, devfn >> 3, pcie_port 1752 arch/mips/pci/pcie-octeon.c cvmx_pcie_config_write16(pcie_port, bus_number, devfn >> 3, pcie_port 1756 arch/mips/pci/pcie-octeon.c cvmx_pcie_config_write8(pcie_port, bus_number, devfn >> 3, pcie_port 82 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c "CN23XX_DPI_SLI_PRTX_CFG", oct->pcie_port, pcie_port 83 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c CN23XX_DPI_SLI_PRTX_CFG(oct->pcie_port), pcie_port 84 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c lio_pci_readq(oct, CN23XX_DPI_SLI_PRTX_CFG(oct->pcie_port))); pcie_port 88 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c "CN23XX_SLI_S2M_PORTX_CTL", oct->pcie_port, pcie_port 89 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c CVM_CAST64(CN23XX_SLI_S2M_PORTX_CTL(oct->pcie_port)), pcie_port 91 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c oct, CN23XX_SLI_S2M_PORTX_CTL(oct->pcie_port)))); pcie_port 303 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c u16 mac_no = oct->pcie_port; pcie_port 423 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c reg_val = oct->pcie_port << CN23XX_PKT_INPUT_CTL_MAC_NUM_POS; pcie_port 712 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c u16 mac_no = oct->pcie_port; pcie_port 1050 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c oct, CN23XX_PEM_BAR1_INDEX_REG(oct->pcie_port, idx)); pcie_port 1053 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c CN23XX_PEM_BAR1_INDEX_REG(oct->pcie_port, idx)); pcie_port 1055 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c oct, CN23XX_PEM_BAR1_INDEX_REG(oct->pcie_port, idx)); pcie_port 1064 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c CN23XX_PEM_BAR1_INDEX_REG(oct->pcie_port, idx)); pcie_port 1067 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c oct, CN23XX_PEM_BAR1_INDEX_REG(oct->pcie_port, idx))); pcie_port 1073 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c CN23XX_PEM_BAR1_INDEX_REG(oct->pcie_port, idx)); pcie_port 1079 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c oct, CN23XX_PEM_BAR1_INDEX_REG(oct->pcie_port, idx)); pcie_port 1150 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c oct->pcie_port = (octeon_read_csr(oct, CN23XX_SLI_MAC_NUMBER)) & 0xff; pcie_port 1153 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c oct->pcie_port); pcie_port 1245 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c CN23XX_SLI_MAC_PF_INT_SUM64(oct->pcie_port, oct->pf_num); pcie_port 1248 drivers/net/ethernet/cavium/liquidio/cn23xx_pf_device.c CN23XX_SLI_MAC_PF_INT_ENB64(oct->pcie_port, oct->pf_num); pcie_port 89 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c r64 = lio_pci_readq(oct, CN6XXX_DPI_SLI_PRTX_CFG(oct->pcie_port)); pcie_port 91 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c lio_pci_writeq(oct, r64, CN6XXX_DPI_SLI_PRTX_CFG(oct->pcie_port)); pcie_port 112 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c r64 = octeon_read_csr64(oct, CN6XXX_SLI_S2M_PORTX_CTL(oct->pcie_port)); pcie_port 114 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c octeon_write_csr64(oct, CN6XXX_SLI_S2M_PORTX_CTL(oct->pcie_port), r64); pcie_port 117 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c r64 = lio_pci_readq(oct, CN6XXX_DPI_SLI_PRTX_CFG(oct->pcie_port)); pcie_port 119 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c lio_pci_writeq(oct, r64, CN6XXX_DPI_SLI_PRTX_CFG(oct->pcie_port)); pcie_port 167 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c (oct->pcie_port * 0x5555555555555555ULL)); pcie_port 200 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c (oct->pcie_port * 0x5555555555555555ULL)); pcie_port 420 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c bar1 = lio_pci_readq(oct, CN6XXX_BAR1_REG(idx, oct->pcie_port)); pcie_port 422 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c CN6XXX_BAR1_REG(idx, oct->pcie_port)); pcie_port 423 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c bar1 = lio_pci_readq(oct, CN6XXX_BAR1_REG(idx, oct->pcie_port)); pcie_port 431 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c CN6XXX_BAR1_REG(idx, oct->pcie_port)); pcie_port 433 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c bar1 = lio_pci_readq(oct, CN6XXX_BAR1_REG(idx, oct->pcie_port)); pcie_port 440 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c lio_pci_writeq(oct, mask, CN6XXX_BAR1_REG(idx, oct->pcie_port)); pcie_port 445 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c return (u32)lio_pci_readq(oct, CN6XXX_BAR1_REG(idx, oct->pcie_port)); pcie_port 494 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c oct->pcie_port = octeon_read_csr(oct, CN6XXX_SLI_MAC_NUMBER) & 0xff; pcie_port 496 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c dev_dbg(&oct->pci_dev->dev, "Using PCIE Port %d\n", oct->pcie_port); pcie_port 647 drivers/net/ethernet/cavium/liquidio/cn66xx_device.c bar0_pciaddr + CN6XXX_SLI_INT_ENB64(oct->pcie_port); pcie_port 2549 drivers/net/ethernet/cavium/liquidio/lio_ethtool.c reg = CN23XX_SLI_PKT_MAC_RINFO64(oct->pcie_port, oct->pf_num); pcie_port 2552 drivers/net/ethernet/cavium/liquidio/lio_ethtool.c reg, oct->pcie_port, oct->pf_num, pcie_port 2556 drivers/net/ethernet/cavium/liquidio/lio_ethtool.c reg = CN23XX_SLI_MAC_PF_INT_ENB64(oct->pcie_port, oct->pf_num); pcie_port 2559 drivers/net/ethernet/cavium/liquidio/lio_ethtool.c reg, oct->pcie_port, oct->pf_num, pcie_port 2563 drivers/net/ethernet/cavium/liquidio/lio_ethtool.c reg = CN23XX_SLI_MAC_PF_INT_SUM64(oct->pcie_port, oct->pf_num); pcie_port 2566 drivers/net/ethernet/cavium/liquidio/lio_ethtool.c reg, oct->pcie_port, oct->pf_num, pcie_port 2575 drivers/net/ethernet/cavium/liquidio/lio_ethtool.c reg = 0x27300 + oct->pcie_port * CN23XX_MAC_INT_OFFSET + pcie_port 2579 drivers/net/ethernet/cavium/liquidio/lio_ethtool.c oct->pcie_port, oct->pf_num, (u64)octeon_read_csr64(oct, reg)); pcie_port 2582 drivers/net/ethernet/cavium/liquidio/lio_ethtool.c reg = 0x27200 + oct->pcie_port * CN23XX_MAC_INT_OFFSET + pcie_port 2586 drivers/net/ethernet/cavium/liquidio/lio_ethtool.c reg, oct->pcie_port, oct->pf_num, pcie_port 2972 drivers/net/ethernet/cavium/liquidio/lio_ethtool.c reg = lio_pci_readq(oct, CN6XXX_BAR1_REG(i, oct->pcie_port)); pcie_port 2974 drivers/net/ethernet/cavium/liquidio/lio_ethtool.c CN6XXX_BAR1_REG(i, oct->pcie_port), i, reg); pcie_port 571 drivers/net/ethernet/cavium/liquidio/liquidio_common.h u64 pcie_port:3; pcie_port 575 drivers/net/ethernet/cavium/liquidio/liquidio_common.h u64 pcie_port:3; pcie_port 463 drivers/net/ethernet/cavium/liquidio/octeon_device.h u16 pcie_port; pcie_port 68 drivers/net/ethernet/cavium/liquidio/octeon_nic.c rdp->pcie_port = oct->pcie_port; pcie_port 639 drivers/net/ethernet/cavium/liquidio/request_manager.c rdp->pcie_port = oct->pcie_port; pcie_port 676 drivers/net/ethernet/cavium/liquidio/request_manager.c rdp->pcie_port = oct->pcie_port; pcie_port 203 drivers/pci/controller/dwc/pci-dra7xx.c static int dra7xx_pcie_host_init(struct pcie_port *pp) pcie_port 236 drivers/pci/controller/dwc/pci-dra7xx.c static int dra7xx_pcie_init_irq_domain(struct pcie_port *pp) pcie_port 264 drivers/pci/controller/dwc/pci-dra7xx.c struct pcie_port *pp = &pci->pp; pcie_port 460 drivers/pci/controller/dwc/pci-dra7xx.c struct pcie_port *pp = &pci->pp; pcie_port 237 drivers/pci/controller/dwc/pci-exynos.c struct pcie_port *pp = &pci->pp; pcie_port 300 drivers/pci/controller/dwc/pci-exynos.c struct pcie_port *pp = &pci->pp; pcie_port 341 drivers/pci/controller/dwc/pci-exynos.c static int exynos_pcie_rd_own_conf(struct pcie_port *pp, int where, int size, pcie_port 354 drivers/pci/controller/dwc/pci-exynos.c static int exynos_pcie_wr_own_conf(struct pcie_port *pp, int where, int size, pcie_port 379 drivers/pci/controller/dwc/pci-exynos.c static int exynos_pcie_host_init(struct pcie_port *pp) pcie_port 400 drivers/pci/controller/dwc/pci-exynos.c struct pcie_port *pp = &pci->pp; pcie_port 839 drivers/pci/controller/dwc/pci-imx6.c static int imx6_pcie_host_init(struct pcie_port *pp) pcie_port 865 drivers/pci/controller/dwc/pci-imx6.c struct pcie_port *pp = &pci->pp; pcie_port 988 drivers/pci/controller/dwc/pci-imx6.c struct pcie_port *pp = &imx6_pcie->pci->pp; pcie_port 1262 drivers/pci/controller/dwc/pci-imx6.c struct pcie_port *pp = bus->sysdata; pcie_port 152 drivers/pci/controller/dwc/pci-keystone.c struct pcie_port *pp = irq_data_get_irq_chip_data(data); pcie_port 172 drivers/pci/controller/dwc/pci-keystone.c struct pcie_port *pp = irq_data_get_irq_chip_data(data); pcie_port 197 drivers/pci/controller/dwc/pci-keystone.c struct pcie_port *pp = irq_data_get_irq_chip_data(data); pcie_port 221 drivers/pci/controller/dwc/pci-keystone.c struct pcie_port *pp = irq_data_get_irq_chip_data(data); pcie_port 252 drivers/pci/controller/dwc/pci-keystone.c static int ks_pcie_msi_host_init(struct pcie_port *pp) pcie_port 281 drivers/pci/controller/dwc/pci-keystone.c static int ks_pcie_am654_msi_host_init(struct pcie_port *pp) pcie_port 402 drivers/pci/controller/dwc/pci-keystone.c struct pcie_port *pp = &pci->pp; pcie_port 433 drivers/pci/controller/dwc/pci-keystone.c static int ks_pcie_rd_other_conf(struct pcie_port *pp, struct pci_bus *bus, pcie_port 450 drivers/pci/controller/dwc/pci-keystone.c static int ks_pcie_wr_other_conf(struct pcie_port *pp, struct pci_bus *bus, pcie_port 472 drivers/pci/controller/dwc/pci-keystone.c static void ks_pcie_v3_65_scan_bus(struct pcie_port *pp) pcie_port 583 drivers/pci/controller/dwc/pci-keystone.c struct pcie_port *pp = &pci->pp; pcie_port 804 drivers/pci/controller/dwc/pci-keystone.c static int __init ks_pcie_host_init(struct pcie_port *pp) pcie_port 868 drivers/pci/controller/dwc/pci-keystone.c struct pcie_port *pp = &pci->pp; pcie_port 134 drivers/pci/controller/dwc/pci-layerscape.c static int ls_pcie_host_init(struct pcie_port *pp) pcie_port 158 drivers/pci/controller/dwc/pci-layerscape.c static int ls1021_pcie_host_init(struct pcie_port *pp) pcie_port 185 drivers/pci/controller/dwc/pci-layerscape.c static int ls_pcie_msi_host_init(struct pcie_port *pp) pcie_port 278 drivers/pci/controller/dwc/pci-layerscape.c struct pcie_port *pp = &pci->pp; pcie_port 378 drivers/pci/controller/dwc/pci-meson.c struct pcie_port *pp = &pci->pp; pcie_port 398 drivers/pci/controller/dwc/pci-meson.c static int meson_pcie_rd_own_conf(struct pcie_port *pp, int where, int size, pcie_port 425 drivers/pci/controller/dwc/pci-meson.c static int meson_pcie_wr_own_conf(struct pcie_port *pp, int where, pcie_port 472 drivers/pci/controller/dwc/pci-meson.c static int meson_pcie_host_init(struct pcie_port *pp) pcie_port 497 drivers/pci/controller/dwc/pci-meson.c struct pcie_port *pp = &pci->pp; pcie_port 232 drivers/pci/controller/dwc/pcie-al.c struct pcie_port *pp = &pcie->pci->pp; pcie_port 251 drivers/pci/controller/dwc/pcie-al.c static int al_pcie_rd_other_conf(struct pcie_port *pp, struct pci_bus *bus, pcie_port 273 drivers/pci/controller/dwc/pcie-al.c static int al_pcie_wr_other_conf(struct pcie_port *pp, struct pci_bus *bus, pcie_port 298 drivers/pci/controller/dwc/pcie-al.c struct pcie_port *pp = &pcie->pci->pp; pcie_port 341 drivers/pci/controller/dwc/pcie-al.c static int al_pcie_host_init(struct pcie_port *pp) pcie_port 366 drivers/pci/controller/dwc/pcie-al.c static int al_add_pcie_port(struct pcie_port *pp, pcie_port 208 drivers/pci/controller/dwc/pcie-armada8k.c static int armada8k_pcie_host_init(struct pcie_port *pp) pcie_port 244 drivers/pci/controller/dwc/pcie-armada8k.c struct pcie_port *pp = &pci->pp; pcie_port 110 drivers/pci/controller/dwc/pcie-artpec6.c struct pcie_port *pp = &pci->pp; pcie_port 358 drivers/pci/controller/dwc/pcie-artpec6.c struct pcie_port *pp = &pci->pp; pcie_port 364 drivers/pci/controller/dwc/pcie-artpec6.c static int artpec6_pcie_host_init(struct pcie_port *pp) pcie_port 390 drivers/pci/controller/dwc/pcie-artpec6.c struct pcie_port *pp = &pci->pp; pcie_port 23 drivers/pci/controller/dwc/pcie-designware-host.c static int dw_pcie_rd_own_conf(struct pcie_port *pp, int where, int size, pcie_port 35 drivers/pci/controller/dwc/pcie-designware-host.c static int dw_pcie_wr_own_conf(struct pcie_port *pp, int where, int size, pcie_port 78 drivers/pci/controller/dwc/pcie-designware-host.c irqreturn_t dw_handle_msi_irq(struct pcie_port *pp) pcie_port 114 drivers/pci/controller/dwc/pcie-designware-host.c struct pcie_port *pp; pcie_port 126 drivers/pci/controller/dwc/pcie-designware-host.c struct pcie_port *pp = irq_data_get_irq_chip_data(d); pcie_port 149 drivers/pci/controller/dwc/pcie-designware-host.c struct pcie_port *pp = irq_data_get_irq_chip_data(d); pcie_port 168 drivers/pci/controller/dwc/pcie-designware-host.c struct pcie_port *pp = irq_data_get_irq_chip_data(d); pcie_port 187 drivers/pci/controller/dwc/pcie-designware-host.c struct pcie_port *pp = irq_data_get_irq_chip_data(d); pcie_port 210 drivers/pci/controller/dwc/pcie-designware-host.c struct pcie_port *pp = domain->host_data; pcie_port 238 drivers/pci/controller/dwc/pcie-designware-host.c struct pcie_port *pp = irq_data_get_irq_chip_data(d); pcie_port 254 drivers/pci/controller/dwc/pcie-designware-host.c int dw_pcie_allocate_domains(struct pcie_port *pp) pcie_port 278 drivers/pci/controller/dwc/pcie-designware-host.c void dw_pcie_free_msi(struct pcie_port *pp) pcie_port 292 drivers/pci/controller/dwc/pcie-designware-host.c void dw_pcie_msi_init(struct pcie_port *pp) pcie_port 317 drivers/pci/controller/dwc/pcie-designware-host.c int dw_pcie_host_init(struct pcie_port *pp) pcie_port 518 drivers/pci/controller/dwc/pcie-designware-host.c void dw_pcie_host_deinit(struct pcie_port *pp) pcie_port 527 drivers/pci/controller/dwc/pcie-designware-host.c static int dw_pcie_access_other_conf(struct pcie_port *pp, struct pci_bus *bus, pcie_port 568 drivers/pci/controller/dwc/pcie-designware-host.c static int dw_pcie_rd_other_conf(struct pcie_port *pp, struct pci_bus *bus, pcie_port 579 drivers/pci/controller/dwc/pcie-designware-host.c static int dw_pcie_wr_other_conf(struct pcie_port *pp, struct pci_bus *bus, pcie_port 590 drivers/pci/controller/dwc/pcie-designware-host.c static int dw_pcie_valid_device(struct pcie_port *pp, struct pci_bus *bus, pcie_port 611 drivers/pci/controller/dwc/pcie-designware-host.c struct pcie_port *pp = bus->sysdata; pcie_port 627 drivers/pci/controller/dwc/pcie-designware-host.c struct pcie_port *pp = bus->sysdata; pcie_port 643 drivers/pci/controller/dwc/pcie-designware-host.c void dw_pcie_setup_rc(struct pcie_port *pp) pcie_port 36 drivers/pci/controller/dwc/pcie-designware-plat.c static int dw_plat_pcie_host_init(struct pcie_port *pp) pcie_port 49 drivers/pci/controller/dwc/pcie-designware-plat.c static void dw_plat_set_num_vectors(struct pcie_port *pp) pcie_port 119 drivers/pci/controller/dwc/pcie-designware-plat.c struct pcie_port *pp = &pci->pp; pcie_port 135 drivers/pci/controller/dwc/pcie-designware.h struct pcie_port; pcie_port 153 drivers/pci/controller/dwc/pcie-designware.h int (*rd_own_conf)(struct pcie_port *pp, int where, int size, u32 *val); pcie_port 154 drivers/pci/controller/dwc/pcie-designware.h int (*wr_own_conf)(struct pcie_port *pp, int where, int size, u32 val); pcie_port 155 drivers/pci/controller/dwc/pcie-designware.h int (*rd_other_conf)(struct pcie_port *pp, struct pci_bus *bus, pcie_port 157 drivers/pci/controller/dwc/pcie-designware.h int (*wr_other_conf)(struct pcie_port *pp, struct pci_bus *bus, pcie_port 159 drivers/pci/controller/dwc/pcie-designware.h int (*host_init)(struct pcie_port *pp); pcie_port 160 drivers/pci/controller/dwc/pcie-designware.h void (*scan_bus)(struct pcie_port *pp); pcie_port 161 drivers/pci/controller/dwc/pcie-designware.h void (*set_num_vectors)(struct pcie_port *pp); pcie_port 162 drivers/pci/controller/dwc/pcie-designware.h int (*msi_host_init)(struct pcie_port *pp); pcie_port 252 drivers/pci/controller/dwc/pcie-designware.h struct pcie_port pp; pcie_port 359 drivers/pci/controller/dwc/pcie-designware.h irqreturn_t dw_handle_msi_irq(struct pcie_port *pp); pcie_port 360 drivers/pci/controller/dwc/pcie-designware.h void dw_pcie_msi_init(struct pcie_port *pp); pcie_port 361 drivers/pci/controller/dwc/pcie-designware.h void dw_pcie_free_msi(struct pcie_port *pp); pcie_port 362 drivers/pci/controller/dwc/pcie-designware.h void dw_pcie_setup_rc(struct pcie_port *pp); pcie_port 363 drivers/pci/controller/dwc/pcie-designware.h int dw_pcie_host_init(struct pcie_port *pp); pcie_port 364 drivers/pci/controller/dwc/pcie-designware.h void dw_pcie_host_deinit(struct pcie_port *pp); pcie_port 365 drivers/pci/controller/dwc/pcie-designware.h int dw_pcie_allocate_domains(struct pcie_port *pp); pcie_port 367 drivers/pci/controller/dwc/pcie-designware.h static inline irqreturn_t dw_handle_msi_irq(struct pcie_port *pp) pcie_port 372 drivers/pci/controller/dwc/pcie-designware.h static inline void dw_pcie_msi_init(struct pcie_port *pp) pcie_port 376 drivers/pci/controller/dwc/pcie-designware.h static inline void dw_pcie_free_msi(struct pcie_port *pp) pcie_port 380 drivers/pci/controller/dwc/pcie-designware.h static inline void dw_pcie_setup_rc(struct pcie_port *pp) pcie_port 384 drivers/pci/controller/dwc/pcie-designware.h static inline int dw_pcie_host_init(struct pcie_port *pp) pcie_port 389 drivers/pci/controller/dwc/pcie-designware.h static inline void dw_pcie_host_deinit(struct pcie_port *pp) pcie_port 393 drivers/pci/controller/dwc/pcie-designware.h static inline int dw_pcie_allocate_domains(struct pcie_port *pp) pcie_port 145 drivers/pci/controller/dwc/pcie-hisi.c static int hisi_pcie_cfg_read(struct pcie_port *pp, int where, int size, pcie_port 170 drivers/pci/controller/dwc/pcie-hisi.c static int hisi_pcie_cfg_write(struct pcie_port *pp, int where, int size, pcie_port 232 drivers/pci/controller/dwc/pcie-hisi.c struct pcie_port *pp = &pci->pp; pcie_port 77 drivers/pci/controller/dwc/pcie-histb.c static void histb_pcie_dbi_w_mode(struct pcie_port *pp, bool enable) pcie_port 91 drivers/pci/controller/dwc/pcie-histb.c static void histb_pcie_dbi_r_mode(struct pcie_port *pp, bool enable) pcie_port 125 drivers/pci/controller/dwc/pcie-histb.c static int histb_pcie_rd_own_conf(struct pcie_port *pp, int where, pcie_port 138 drivers/pci/controller/dwc/pcie-histb.c static int histb_pcie_wr_own_conf(struct pcie_port *pp, int where, pcie_port 167 drivers/pci/controller/dwc/pcie-histb.c static int histb_pcie_establish_link(struct pcie_port *pp) pcie_port 195 drivers/pci/controller/dwc/pcie-histb.c static int histb_pcie_host_init(struct pcie_port *pp) pcie_port 229 drivers/pci/controller/dwc/pcie-histb.c static int histb_pcie_host_enable(struct pcie_port *pp) pcie_port 306 drivers/pci/controller/dwc/pcie-histb.c struct pcie_port *pp; pcie_port 338 drivers/pci/controller/dwc/pcie-kirin.c static int kirin_pcie_rd_own_conf(struct pcie_port *pp, pcie_port 352 drivers/pci/controller/dwc/pcie-kirin.c static int kirin_pcie_wr_own_conf(struct pcie_port *pp, pcie_port 400 drivers/pci/controller/dwc/pcie-kirin.c static int kirin_pcie_establish_link(struct pcie_port *pp) pcie_port 429 drivers/pci/controller/dwc/pcie-kirin.c static int kirin_pcie_host_init(struct pcie_port *pp) pcie_port 1078 drivers/pci/controller/dwc/pcie-qcom.c static int qcom_pcie_host_init(struct pcie_port *pp) pcie_port 1178 drivers/pci/controller/dwc/pcie-qcom.c struct pcie_port *pp; pcie_port 75 drivers/pci/controller/dwc/pcie-spear13xx.c struct pcie_port *pp = &pci->pp; pcie_port 137 drivers/pci/controller/dwc/pcie-spear13xx.c struct pcie_port *pp = &pci->pp; pcie_port 155 drivers/pci/controller/dwc/pcie-spear13xx.c struct pcie_port *pp = &pci->pp; pcie_port 177 drivers/pci/controller/dwc/pcie-spear13xx.c static int spear13xx_pcie_host_init(struct pcie_port *pp) pcie_port 196 drivers/pci/controller/dwc/pcie-spear13xx.c struct pcie_port *pp = &pci->pp; pcie_port 310 drivers/pci/controller/dwc/pcie-tegra194.c static void apply_bad_link_workaround(struct pcie_port *pp) pcie_port 347 drivers/pci/controller/dwc/pcie-tegra194.c struct pcie_port *pp = &pci->pp; pcie_port 423 drivers/pci/controller/dwc/pcie-tegra194.c static int tegra_pcie_dw_rd_own_conf(struct pcie_port *pp, int where, int size, pcie_port 442 drivers/pci/controller/dwc/pcie-tegra194.c static int tegra_pcie_dw_wr_own_conf(struct pcie_port *pp, int where, int size, pcie_port 573 drivers/pci/controller/dwc/pcie-tegra194.c static void tegra_pcie_enable_system_interrupts(struct pcie_port *pp) pcie_port 611 drivers/pci/controller/dwc/pcie-tegra194.c static void tegra_pcie_enable_legacy_interrupts(struct pcie_port *pp) pcie_port 632 drivers/pci/controller/dwc/pcie-tegra194.c static void tegra_pcie_enable_msi_interrupts(struct pcie_port *pp) pcie_port 647 drivers/pci/controller/dwc/pcie-tegra194.c static void tegra_pcie_enable_interrupts(struct pcie_port *pp) pcie_port 730 drivers/pci/controller/dwc/pcie-tegra194.c static void tegra_pcie_prepare_host(struct pcie_port *pp) pcie_port 819 drivers/pci/controller/dwc/pcie-tegra194.c static int tegra_pcie_dw_host_init(struct pcie_port *pp) pcie_port 884 drivers/pci/controller/dwc/pcie-tegra194.c static void tegra_pcie_set_msi_vec_num(struct pcie_port *pp) pcie_port 1024 drivers/pci/controller/dwc/pcie-tegra194.c struct pcie_port *pp = &pcie->pci.pp; pcie_port 1275 drivers/pci/controller/dwc/pcie-tegra194.c struct pcie_port *pp = &pci->pp; pcie_port 1373 drivers/pci/controller/dwc/pcie-tegra194.c struct pcie_port *pp = &pcie->pci.pp; pcie_port 1438 drivers/pci/controller/dwc/pcie-tegra194.c struct pcie_port *pp; pcie_port 172 drivers/pci/controller/dwc/pcie-uniphier.c struct pcie_port *pp = irq_data_get_irq_chip_data(d); pcie_port 185 drivers/pci/controller/dwc/pcie-uniphier.c struct pcie_port *pp = irq_data_get_irq_chip_data(d); pcie_port 198 drivers/pci/controller/dwc/pcie-uniphier.c struct pcie_port *pp = irq_data_get_irq_chip_data(d); pcie_port 232 drivers/pci/controller/dwc/pcie-uniphier.c struct pcie_port *pp = irq_desc_get_handler_data(desc); pcie_port 267 drivers/pci/controller/dwc/pcie-uniphier.c static int uniphier_pcie_config_legacy_irq(struct pcie_port *pp) pcie_port 304 drivers/pci/controller/dwc/pcie-uniphier.c static int uniphier_pcie_host_init(struct pcie_port *pp) pcie_port 335 drivers/pci/controller/dwc/pcie-uniphier.c struct pcie_port *pp = &pci->pp;