MC_SHARED_VIRT_RESET_REQ__PF__SHIFT 8576 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_sh_mask.h #define MC_SHARED_VIRT_RESET_REQ__PF__SHIFT                                                                   0x1f
MC_SHARED_VIRT_RESET_REQ__PF__SHIFT 8391 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_sh_mask.h #define MC_SHARED_VIRT_RESET_REQ__PF__SHIFT                                                                   0x1f
MC_SHARED_VIRT_RESET_REQ__PF__SHIFT 8214 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_sh_mask.h #define MC_SHARED_VIRT_RESET_REQ__PF__SHIFT                                                                   0x1f
MC_SHARED_VIRT_RESET_REQ__PF__SHIFT 4050 drivers/gpu/drm/amd/include/asic_reg/gmc/gmc_8_1_sh_mask.h #define MC_SHARED_VIRT_RESET_REQ__PF__SHIFT 0x1f
MC_SHARED_VIRT_RESET_REQ__PF__SHIFT 3892 drivers/gpu/drm/amd/include/asic_reg/gmc/gmc_8_2_sh_mask.h #define MC_SHARED_VIRT_RESET_REQ__PF__SHIFT 0x1f
MC_SHARED_VIRT_RESET_REQ__PF__SHIFT 10010 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_1_0_sh_mask.h #define MC_SHARED_VIRT_RESET_REQ__PF__SHIFT                                                                   0x1f
MC_SHARED_VIRT_RESET_REQ__PF__SHIFT 9673 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_9_1_sh_mask.h #define MC_SHARED_VIRT_RESET_REQ__PF__SHIFT                                                                   0x1f
MC_SHARED_VIRT_RESET_REQ__PF__SHIFT 10140 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_9_3_0_sh_mask.h #define MC_SHARED_VIRT_RESET_REQ__PF__SHIFT                                                                   0x1f