GENFC_WT__VSYNC_SEL_W__SHIFT 11016 drivers/gpu/drm/amd/include/asic_reg/dce/dce_10_0_sh_mask.h #define GENFC_WT__VSYNC_SEL_W__SHIFT 0x3
GENFC_WT__VSYNC_SEL_W__SHIFT 10828 drivers/gpu/drm/amd/include/asic_reg/dce/dce_11_0_sh_mask.h #define GENFC_WT__VSYNC_SEL_W__SHIFT 0x3
GENFC_WT__VSYNC_SEL_W__SHIFT 12082 drivers/gpu/drm/amd/include/asic_reg/dce/dce_11_2_sh_mask.h #define GENFC_WT__VSYNC_SEL_W__SHIFT 0x3
GENFC_WT__VSYNC_SEL_W__SHIFT 2182 drivers/gpu/drm/amd/include/asic_reg/dce/dce_12_0_sh_mask.h #define GENFC_WT__VSYNC_SEL_W__SHIFT                                                                          0x3
GENFC_WT__VSYNC_SEL_W__SHIFT 7148 drivers/gpu/drm/amd/include/asic_reg/dce/dce_6_0_sh_mask.h #define GENFC_WT__VSYNC_SEL_W__SHIFT 0x00000003
GENFC_WT__VSYNC_SEL_W__SHIFT 10632 drivers/gpu/drm/amd/include/asic_reg/dce/dce_8_0_sh_mask.h #define GENFC_WT__VSYNC_SEL_W__SHIFT 0x3
GENFC_WT__VSYNC_SEL_W__SHIFT  821 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_1_0_sh_mask.h #define GENFC_WT__VSYNC_SEL_W__SHIFT                                                                          0x3
GENFC_WT__VSYNC_SEL_W__SHIFT  232 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_0_0_sh_mask.h #define GENFC_WT__VSYNC_SEL_W__SHIFT                                                                          0x3