GENFC_RD__VSYNC_SEL_R__SHIFT 11018 drivers/gpu/drm/amd/include/asic_reg/dce/dce_10_0_sh_mask.h #define GENFC_RD__VSYNC_SEL_R__SHIFT 0x3
GENFC_RD__VSYNC_SEL_R__SHIFT 10830 drivers/gpu/drm/amd/include/asic_reg/dce/dce_11_0_sh_mask.h #define GENFC_RD__VSYNC_SEL_R__SHIFT 0x3
GENFC_RD__VSYNC_SEL_R__SHIFT 12084 drivers/gpu/drm/amd/include/asic_reg/dce/dce_11_2_sh_mask.h #define GENFC_RD__VSYNC_SEL_R__SHIFT 0x3
GENFC_RD__VSYNC_SEL_R__SHIFT 2242 drivers/gpu/drm/amd/include/asic_reg/dce/dce_12_0_sh_mask.h #define GENFC_RD__VSYNC_SEL_R__SHIFT                                                                          0x3
GENFC_RD__VSYNC_SEL_R__SHIFT 7146 drivers/gpu/drm/amd/include/asic_reg/dce/dce_6_0_sh_mask.h #define GENFC_RD__VSYNC_SEL_R__SHIFT 0x00000003
GENFC_RD__VSYNC_SEL_R__SHIFT 10634 drivers/gpu/drm/amd/include/asic_reg/dce/dce_8_0_sh_mask.h #define GENFC_RD__VSYNC_SEL_R__SHIFT 0x3
GENFC_RD__VSYNC_SEL_R__SHIFT  881 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_1_0_sh_mask.h #define GENFC_RD__VSYNC_SEL_R__SHIFT                                                                          0x3
GENFC_RD__VSYNC_SEL_R__SHIFT  292 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_0_0_sh_mask.h #define GENFC_RD__VSYNC_SEL_R__SHIFT                                                                          0x3