DPP_TOP3_DPP_CRC_VAL_R_G__DPP_CRC_G_Y__SHIFT 17295 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_1_0_sh_mask.h #define DPP_TOP3_DPP_CRC_VAL_R_G__DPP_CRC_G_Y__SHIFT                                                          0x10
DPP_TOP3_DPP_CRC_VAL_R_G__DPP_CRC_G_Y__SHIFT 21410 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_0_0_sh_mask.h #define DPP_TOP3_DPP_CRC_VAL_R_G__DPP_CRC_G_Y__SHIFT                                                          0x10
DPP_TOP3_DPP_CRC_VAL_R_G__DPP_CRC_G_Y__SHIFT 18342 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_1_0_sh_mask.h #define DPP_TOP3_DPP_CRC_VAL_R_G__DPP_CRC_G_Y__SHIFT                                                          0x10