DPP_TOP2_DPP_CRC_VAL_R_G__DPP_CRC_R_CR__SHIFT 15762 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_1_0_sh_mask.h #define DPP_TOP2_DPP_CRC_VAL_R_G__DPP_CRC_R_CR__SHIFT                                                         0x0
DPP_TOP2_DPP_CRC_VAL_R_G__DPP_CRC_R_CR__SHIFT 19550 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_0_0_sh_mask.h #define DPP_TOP2_DPP_CRC_VAL_R_G__DPP_CRC_R_CR__SHIFT                                                         0x0
DPP_TOP2_DPP_CRC_VAL_R_G__DPP_CRC_R_CR__SHIFT 16482 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_1_0_sh_mask.h #define DPP_TOP2_DPP_CRC_VAL_R_G__DPP_CRC_R_CR__SHIFT                                                         0x0