DMA_CLK0_SW0_CL1_CNTL__FLR_ON_RS_RESET_EN__SHIFT 1629 drivers/gpu/drm/amd/include/asic_reg/nbif/nbif_6_1_sh_mask.h #define DMA_CLK0_SW0_CL1_CNTL__FLR_ON_RS_RESET_EN__SHIFT                                                      0x0
DMA_CLK0_SW0_CL1_CNTL__FLR_ON_RS_RESET_EN__SHIFT 12444 drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_2_3_sh_mask.h #define DMA_CLK0_SW0_CL1_CNTL__FLR_ON_RS_RESET_EN__SHIFT                                                      0x0
DMA_CLK0_SW0_CL1_CNTL__FLR_ON_RS_RESET_EN__SHIFT 21177 drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_7_4_sh_mask.h #define DMA_CLK0_SW0_CL1_CNTL__FLR_ON_RS_RESET_EN__SHIFT                                                      0x0