CP_RB1_CNTL__MIN_AVAILSZ__SHIFT 17854 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_sh_mask.h #define CP_RB1_CNTL__MIN_AVAILSZ__SHIFT                                                                       0x14
CP_RB1_CNTL__MIN_AVAILSZ__SHIFT 10910 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_sh_mask.h #define CP_RB1_CNTL__MIN_AVAILSZ__SHIFT                                                                       0x14
CP_RB1_CNTL__MIN_AVAILSZ__SHIFT 12413 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_sh_mask.h #define CP_RB1_CNTL__MIN_AVAILSZ__SHIFT                                                                       0x14
CP_RB1_CNTL__MIN_AVAILSZ__SHIFT 12217 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_sh_mask.h #define CP_RB1_CNTL__MIN_AVAILSZ__SHIFT                                                                       0x14
CP_RB1_CNTL__MIN_AVAILSZ__SHIFT 2745 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_6_0_sh_mask.h #define CP_RB1_CNTL__MIN_AVAILSZ__SHIFT 0x00000014
CP_RB1_CNTL__MIN_AVAILSZ__SHIFT 1082 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_7_2_sh_mask.h #define CP_RB1_CNTL__MIN_AVAILSZ__SHIFT 0x14
CP_RB1_CNTL__MIN_AVAILSZ__SHIFT 1400 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_8_0_sh_mask.h #define CP_RB1_CNTL__MIN_AVAILSZ__SHIFT 0x14
CP_RB1_CNTL__MIN_AVAILSZ__SHIFT 1924 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_8_1_sh_mask.h #define CP_RB1_CNTL__MIN_AVAILSZ__SHIFT 0x14