CP_RB1_CNTL__CACHE_POLICY__SHIFT 17856 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_sh_mask.h #define CP_RB1_CNTL__CACHE_POLICY__SHIFT                                                                      0x18
CP_RB1_CNTL__CACHE_POLICY__SHIFT 10912 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_sh_mask.h #define CP_RB1_CNTL__CACHE_POLICY__SHIFT                                                                      0x18
CP_RB1_CNTL__CACHE_POLICY__SHIFT 12415 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_sh_mask.h #define CP_RB1_CNTL__CACHE_POLICY__SHIFT                                                                      0x18
CP_RB1_CNTL__CACHE_POLICY__SHIFT 12219 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_sh_mask.h #define CP_RB1_CNTL__CACHE_POLICY__SHIFT                                                                      0x18
CP_RB1_CNTL__CACHE_POLICY__SHIFT 2743 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_6_0_sh_mask.h #define CP_RB1_CNTL__CACHE_POLICY__SHIFT 0x00000018
CP_RB1_CNTL__CACHE_POLICY__SHIFT 1086 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_7_2_sh_mask.h #define CP_RB1_CNTL__CACHE_POLICY__SHIFT 0x18
CP_RB1_CNTL__CACHE_POLICY__SHIFT 1404 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_8_0_sh_mask.h #define CP_RB1_CNTL__CACHE_POLICY__SHIFT 0x18
CP_RB1_CNTL__CACHE_POLICY__SHIFT 1928 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_8_1_sh_mask.h #define CP_RB1_CNTL__CACHE_POLICY__SHIFT 0x18