CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT 17965 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_sh_mask.h #define CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT                                                         0x17
CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT 11001 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_sh_mask.h #define CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT                                                         0x17
CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT 12504 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_sh_mask.h #define CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT                                                         0x17
CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT 12308 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_sh_mask.h #define CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT                                                         0x17
CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT 2403 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_6_0_sh_mask.h #define CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT 0x00000017
CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT 1206 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_7_2_sh_mask.h #define CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT 0x17
CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT 1540 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_8_0_sh_mask.h #define CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT 0x17
CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT 2064 drivers/gpu/drm/amd/include/asic_reg/gca/gfx_8_1_sh_mask.h #define CP_INT_CNTL_RING1__PRIV_REG_INT_ENABLE__SHIFT 0x17