mmVGT_MC_LAT_CNTL_BASE_IDX 2293 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmVGT_MC_LAT_CNTL_BASE_IDX                                                                     0
mmVGT_MC_LAT_CNTL_BASE_IDX  285 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmVGT_MC_LAT_CNTL_BASE_IDX                                                                     0
mmVGT_MC_LAT_CNTL_BASE_IDX  281 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmVGT_MC_LAT_CNTL_BASE_IDX                                                                     0
mmVGT_MC_LAT_CNTL_BASE_IDX  275 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmVGT_MC_LAT_CNTL_BASE_IDX                                                                     0