mmUVD_RB_WPTR_BASE_IDX  103 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_offset.h #define mmUVD_RB_WPTR_BASE_IDX                                                                         1
mmUVD_RB_WPTR_BASE_IDX  225 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_offset.h #define mmUVD_RB_WPTR_BASE_IDX                                                                         1
mmUVD_RB_WPTR_BASE_IDX  937 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_offset.h #define mmUVD_RB_WPTR_BASE_IDX                                                                         1
mmUVD_RB_WPTR_BASE_IDX  548 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_offset.h #define mmUVD_RB_WPTR_BASE_IDX                                                                         1