mmUVD_RBC_RB_WPTR_CNTL_BASE_IDX  201 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_offset.h #define mmUVD_RBC_RB_WPTR_CNTL_BASE_IDX                                                                1
mmUVD_RBC_RB_WPTR_CNTL_BASE_IDX  389 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_offset.h #define mmUVD_RBC_RB_WPTR_CNTL_BASE_IDX                                                                1
mmUVD_RBC_RB_WPTR_CNTL_BASE_IDX  685 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_offset.h #define mmUVD_RBC_RB_WPTR_CNTL_BASE_IDX                                                                1
mmUVD_RBC_RB_WPTR_CNTL_BASE_IDX  786 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_offset.h #define mmUVD_RBC_RB_WPTR_CNTL_BASE_IDX                                                                1