mmUVD_MPC_CNTL_BASE_IDX  345 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_offset.h #define mmUVD_MPC_CNTL_BASE_IDX                                                                        1
mmUVD_MPC_CNTL_BASE_IDX  593 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_offset.h #define mmUVD_MPC_CNTL_BASE_IDX                                                                        1
mmUVD_MPC_CNTL_BASE_IDX  746 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_offset.h #define mmUVD_MPC_CNTL_BASE_IDX                                                                        1