mmUVD_JRBC_RB_WPTR_BASE_IDX  127 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_offset.h #define mmUVD_JRBC_RB_WPTR_BASE_IDX                                                                    1
mmUVD_JRBC_RB_WPTR_BASE_IDX  263 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_offset.h #define mmUVD_JRBC_RB_WPTR_BASE_IDX                                                                    1
mmUVD_JRBC_RB_WPTR_BASE_IDX  123 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_offset.h #define mmUVD_JRBC_RB_WPTR_BASE_IDX                                                                    0
mmUVD_JRBC_RB_WPTR_BASE_IDX  126 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_offset.h #define mmUVD_JRBC_RB_WPTR_BASE_IDX                                                                    0