mmSPI_WAVE_LIMIT_CNTL_BASE_IDX 2595 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmSPI_WAVE_LIMIT_CNTL_BASE_IDX                                                                 0
mmSPI_WAVE_LIMIT_CNTL_BASE_IDX 5327 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmSPI_WAVE_LIMIT_CNTL_BASE_IDX                                                                 1