mmSDMA1_RLC0_MINOR_PTR_UPDATE_BASE_IDX 1428 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmSDMA1_RLC0_MINOR_PTR_UPDATE_BASE_IDX                                                         0
mmSDMA1_RLC0_MINOR_PTR_UPDATE_BASE_IDX  433 drivers/gpu/drm/amd/include/asic_reg/sdma1/sdma1_4_0_offset.h #define mmSDMA1_RLC0_MINOR_PTR_UPDATE_BASE_IDX	0
mmSDMA1_RLC0_MINOR_PTR_UPDATE_BASE_IDX  433 drivers/gpu/drm/amd/include/asic_reg/sdma1/sdma1_4_2_2_offset.h #define mmSDMA1_RLC0_MINOR_PTR_UPDATE_BASE_IDX                                                         0
mmSDMA1_RLC0_MINOR_PTR_UPDATE_BASE_IDX  429 drivers/gpu/drm/amd/include/asic_reg/sdma1/sdma1_4_2_offset.h #define mmSDMA1_RLC0_MINOR_PTR_UPDATE_BASE_IDX                                                         0