mmRLC_UCODE_CNTL_BASE_IDX 9325 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmRLC_UCODE_CNTL_BASE_IDX                                                                      1
mmRLC_UCODE_CNTL_BASE_IDX 5995 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmRLC_UCODE_CNTL_BASE_IDX                                                                      1
mmRLC_UCODE_CNTL_BASE_IDX 6239 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmRLC_UCODE_CNTL_BASE_IDX                                                                      1
mmRLC_UCODE_CNTL_BASE_IDX 6203 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmRLC_UCODE_CNTL_BASE_IDX                                                                      1