mmRLC_SRM_CNTL_BASE_IDX 9453 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmRLC_SRM_CNTL_BASE_IDX                                                                        1
mmRLC_SRM_CNTL_BASE_IDX 6115 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmRLC_SRM_CNTL_BASE_IDX                                                                        1
mmRLC_SRM_CNTL_BASE_IDX 6359 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmRLC_SRM_CNTL_BASE_IDX                                                                        1
mmRLC_SRM_CNTL_BASE_IDX 6335 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmRLC_SRM_CNTL_BASE_IDX                                                                        1