mmRLC_SPM_MC_CNTL_BASE_IDX 9431 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmRLC_SPM_MC_CNTL_BASE_IDX                                                                     1
mmRLC_SPM_MC_CNTL_BASE_IDX 6089 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmRLC_SPM_MC_CNTL_BASE_IDX                                                                     1
mmRLC_SPM_MC_CNTL_BASE_IDX 6333 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmRLC_SPM_MC_CNTL_BASE_IDX                                                                     1
mmRLC_SPM_MC_CNTL_BASE_IDX 6311 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmRLC_SPM_MC_CNTL_BASE_IDX                                                                     1