mmRLC_SPM_MC_CNTL 9430 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmRLC_SPM_MC_CNTL                                                                              0x4c71
mmRLC_SPM_MC_CNTL 6088 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmRLC_SPM_MC_CNTL                                                                              0x4c71
mmRLC_SPM_MC_CNTL 6332 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmRLC_SPM_MC_CNTL                                                                              0x4c71
mmRLC_SPM_MC_CNTL 6310 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmRLC_SPM_MC_CNTL                                                                              0x4c71