mmRLC_LB_CNTL_BASE_IDX 9307 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmRLC_LB_CNTL_BASE_IDX                                                                         1
mmRLC_LB_CNTL_BASE_IDX 5977 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmRLC_LB_CNTL_BASE_IDX                                                                         1
mmRLC_LB_CNTL_BASE_IDX 6221 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmRLC_LB_CNTL_BASE_IDX                                                                         1
mmRLC_LB_CNTL_BASE_IDX 6185 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmRLC_LB_CNTL_BASE_IDX                                                                         1