mmRLC_GPR_REG1_BASE_IDX 9443 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmRLC_GPR_REG1_BASE_IDX                                                                        1
mmRLC_GPR_REG1_BASE_IDX 6101 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmRLC_GPR_REG1_BASE_IDX                                                                        1
mmRLC_GPR_REG1_BASE_IDX 6345 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmRLC_GPR_REG1_BASE_IDX                                                                        1
mmRLC_GPR_REG1_BASE_IDX 6323 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmRLC_GPR_REG1_BASE_IDX                                                                        1