mmPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX  243 drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_2_3_offset.h #define mmPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                                    2
mmPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX 2275 drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_6_1_offset.h #define mmPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                                    2
mmPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX 4157 drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_7_0_offset.h #define mmPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                                    2
mmPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX 2595 drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_7_4_offset.h #define mmPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                                    2