mmPA_CL_VTE_CNTL_BASE_IDX 6401 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmPA_CL_VTE_CNTL_BASE_IDX                                                                      1
mmPA_CL_VTE_CNTL_BASE_IDX 4007 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmPA_CL_VTE_CNTL_BASE_IDX                                                                      1
mmPA_CL_VTE_CNTL_BASE_IDX 4259 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmPA_CL_VTE_CNTL_BASE_IDX                                                                      1
mmPA_CL_VTE_CNTL_BASE_IDX 4211 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmPA_CL_VTE_CNTL_BASE_IDX                                                                      1