mmOTG0_OTG_COUNT_RESET_BASE_IDX 6350 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_1_0_offset.h #define mmOTG0_OTG_COUNT_RESET_BASE_IDX                                                                2
mmOTG0_OTG_COUNT_RESET_BASE_IDX 9035 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_0_0_offset.h #define mmOTG0_OTG_COUNT_RESET_BASE_IDX                                                                2
mmOTG0_OTG_COUNT_RESET_BASE_IDX 8005 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_1_0_offset.h #define mmOTG0_OTG_COUNT_RESET_BASE_IDX                                                                2