mmMPCC6_MPCC_TOP_SEL_BASE_IDX 6741 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_0_0_offset.h #define mmMPCC6_MPCC_TOP_SEL_BASE_IDX                                                                  2
mmMPCC6_MPCC_TOP_SEL_BASE_IDX 5803 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_1_0_offset.h #define mmMPCC6_MPCC_TOP_SEL_BASE_IDX                                                                  2