mmMPCC0_MPCC_BG_R_CR_BASE_IDX 5380 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_1_0_offset.h #define mmMPCC0_MPCC_BG_R_CR_BASE_IDX                                                                  2
mmMPCC0_MPCC_BG_R_CR_BASE_IDX 6555 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_0_0_offset.h #define mmMPCC0_MPCC_BG_R_CR_BASE_IDX                                                                  2
mmMPCC0_MPCC_BG_R_CR_BASE_IDX 5617 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_1_0_offset.h #define mmMPCC0_MPCC_BG_R_CR_BASE_IDX                                                                  2