mmMC_VM_MARC_BASE_HI_3_BASE_IDX 6611 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmMC_VM_MARC_BASE_HI_3_BASE_IDX                                                                1
mmMC_VM_MARC_BASE_HI_3_BASE_IDX 6857 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmMC_VM_MARC_BASE_HI_3_BASE_IDX                                                                1
mmMC_VM_MARC_BASE_HI_3_BASE_IDX 6881 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmMC_VM_MARC_BASE_HI_3_BASE_IDX                                                                1
mmMC_VM_MARC_BASE_HI_3_BASE_IDX 1813 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_1_0_offset.h #define mmMC_VM_MARC_BASE_HI_3_BASE_IDX                                                                0
mmMC_VM_MARC_BASE_HI_3_BASE_IDX 1845 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_9_1_offset.h #define mmMC_VM_MARC_BASE_HI_3_BASE_IDX                                                                0
mmMC_VM_MARC_BASE_HI_3_BASE_IDX 1829 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_9_3_0_offset.h #define mmMC_VM_MARC_BASE_HI_3_BASE_IDX                                                                0