mmMC_VM_MARC_BASE_HI_1_BASE_IDX 6607 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmMC_VM_MARC_BASE_HI_1_BASE_IDX                                                                1
mmMC_VM_MARC_BASE_HI_1_BASE_IDX 6853 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmMC_VM_MARC_BASE_HI_1_BASE_IDX                                                                1
mmMC_VM_MARC_BASE_HI_1_BASE_IDX 6877 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmMC_VM_MARC_BASE_HI_1_BASE_IDX                                                                1
mmMC_VM_MARC_BASE_HI_1_BASE_IDX 1809 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_1_0_offset.h #define mmMC_VM_MARC_BASE_HI_1_BASE_IDX                                                                0
mmMC_VM_MARC_BASE_HI_1_BASE_IDX 1841 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_9_1_offset.h #define mmMC_VM_MARC_BASE_HI_1_BASE_IDX                                                                0
mmMC_VM_MARC_BASE_HI_1_BASE_IDX 1825 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_9_3_0_offset.h #define mmMC_VM_MARC_BASE_HI_1_BASE_IDX                                                                0