mmMC_SHARED_VIRT_RESET_REQ_BASE_IDX 1646 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmMC_SHARED_VIRT_RESET_REQ_BASE_IDX                                                            0
mmMC_SHARED_VIRT_RESET_REQ_BASE_IDX 1679 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmMC_SHARED_VIRT_RESET_REQ_BASE_IDX                                                            0
mmMC_SHARED_VIRT_RESET_REQ_BASE_IDX 1617 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmMC_SHARED_VIRT_RESET_REQ_BASE_IDX                                                            0
mmMC_SHARED_VIRT_RESET_REQ_BASE_IDX 1913 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_1_0_offset.h #define mmMC_SHARED_VIRT_RESET_REQ_BASE_IDX                                                            0
mmMC_SHARED_VIRT_RESET_REQ_BASE_IDX 1945 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_9_1_offset.h #define mmMC_SHARED_VIRT_RESET_REQ_BASE_IDX                                                            0
mmMC_SHARED_VIRT_RESET_REQ_BASE_IDX 1933 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_9_3_0_offset.h #define mmMC_SHARED_VIRT_RESET_REQ_BASE_IDX                                                            0