mmDPP_TOP1_DPP_CONTROL_BASE_IDX 3937 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_1_0_offset.h #define mmDPP_TOP1_DPP_CONTROL_BASE_IDX                                                                2
mmDPP_TOP1_DPP_CONTROL_BASE_IDX 4815 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_0_0_offset.h #define mmDPP_TOP1_DPP_CONTROL_BASE_IDX                                                                2
mmDPP_TOP1_DPP_CONTROL_BASE_IDX 3877 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_1_0_offset.h #define mmDPP_TOP1_DPP_CONTROL_BASE_IDX                                                                2