mmDC_GPIO_DDCVGA_MASK_BASE_IDX 2017 drivers/gpu/drm/amd/include/asic_reg/dce/dce_12_0_offset.h #define mmDC_GPIO_DDCVGA_MASK_BASE_IDX                                                                 2
mmDC_GPIO_DDCVGA_MASK_BASE_IDX 10544 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_1_0_offset.h #define mmDC_GPIO_DDCVGA_MASK_BASE_IDX                                                                 2
mmDC_GPIO_DDCVGA_MASK_BASE_IDX 12855 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_0_0_offset.h #define mmDC_GPIO_DDCVGA_MASK_BASE_IDX                                                                 2
mmDC_GPIO_DDCVGA_MASK_BASE_IDX 11417 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_1_0_offset.h #define mmDC_GPIO_DDCVGA_MASK_BASE_IDX                                                                 2