mmCP_SC_PSINVOC_COUNT0_HI_BASE_IDX 7081 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmCP_SC_PSINVOC_COUNT0_HI_BASE_IDX                                                             1
mmCP_SC_PSINVOC_COUNT0_HI_BASE_IDX 4599 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmCP_SC_PSINVOC_COUNT0_HI_BASE_IDX                                                             1
mmCP_SC_PSINVOC_COUNT0_HI_BASE_IDX 4851 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmCP_SC_PSINVOC_COUNT0_HI_BASE_IDX                                                             1
mmCP_SC_PSINVOC_COUNT0_HI_BASE_IDX 4807 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmCP_SC_PSINVOC_COUNT0_HI_BASE_IDX                                                             1