mmCP_RB2_CNTL_BASE_IDX 4799 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmCP_RB2_CNTL_BASE_IDX                                                                         0
mmCP_RB2_CNTL_BASE_IDX 2432 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmCP_RB2_CNTL_BASE_IDX                                                                         0
mmCP_RB2_CNTL_BASE_IDX 2731 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmCP_RB2_CNTL_BASE_IDX                                                                         0
mmCP_RB2_CNTL_BASE_IDX 2669 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmCP_RB2_CNTL_BASE_IDX                                                                         0