mmCP_NUM_PRIM_WRITTEN_COUNT3_HI_BASE_IDX 7033 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmCP_NUM_PRIM_WRITTEN_COUNT3_HI_BASE_IDX                                                       1
mmCP_NUM_PRIM_WRITTEN_COUNT3_HI_BASE_IDX 4551 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmCP_NUM_PRIM_WRITTEN_COUNT3_HI_BASE_IDX                                                       1
mmCP_NUM_PRIM_WRITTEN_COUNT3_HI_BASE_IDX 4803 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmCP_NUM_PRIM_WRITTEN_COUNT3_HI_BASE_IDX                                                       1
mmCP_NUM_PRIM_WRITTEN_COUNT3_HI_BASE_IDX 4759 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmCP_NUM_PRIM_WRITTEN_COUNT3_HI_BASE_IDX                                                       1