mmCP_INT_CNTL_RING0_BASE_IDX 4805 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmCP_INT_CNTL_RING0_BASE_IDX                                                                   0
mmCP_INT_CNTL_RING0_BASE_IDX 2442 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmCP_INT_CNTL_RING0_BASE_IDX                                                                   0
mmCP_INT_CNTL_RING0_BASE_IDX 2741 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmCP_INT_CNTL_RING0_BASE_IDX                                                                   0
mmCP_INT_CNTL_RING0_BASE_IDX 2679 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmCP_INT_CNTL_RING0_BASE_IDX                                                                   0