mmCP_INT_CNTL_BASE_IDX 4729 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmCP_INT_CNTL_BASE_IDX                                                                         0
mmCP_INT_CNTL_BASE_IDX 2364 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmCP_INT_CNTL_BASE_IDX                                                                         0
mmCP_INT_CNTL_BASE_IDX 2663 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmCP_INT_CNTL_BASE_IDX                                                                         0
mmCP_INT_CNTL_BASE_IDX 2601 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmCP_INT_CNTL_BASE_IDX                                                                         0