mmCP_HQD_PQ_RPTR_REPORT_ADDR_BASE_IDX 5303 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmCP_HQD_PQ_RPTR_REPORT_ADDR_BASE_IDX                                                          0
mmCP_HQD_PQ_RPTR_REPORT_ADDR_BASE_IDX 2815 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmCP_HQD_PQ_RPTR_REPORT_ADDR_BASE_IDX                                                          0
mmCP_HQD_PQ_RPTR_REPORT_ADDR_BASE_IDX 3065 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmCP_HQD_PQ_RPTR_REPORT_ADDR_BASE_IDX                                                          0
mmCP_HQD_PQ_RPTR_REPORT_ADDR_BASE_IDX 3021 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmCP_HQD_PQ_RPTR_REPORT_ADDR_BASE_IDX                                                          0