mmCP_HQD_IQ_TIMER_BASE_IDX 5323 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmCP_HQD_IQ_TIMER_BASE_IDX                                                                     0
mmCP_HQD_IQ_TIMER_BASE_IDX 2835 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmCP_HQD_IQ_TIMER_BASE_IDX                                                                     0
mmCP_HQD_IQ_TIMER_BASE_IDX 3085 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmCP_HQD_IQ_TIMER_BASE_IDX                                                                     0
mmCP_HQD_IQ_TIMER_BASE_IDX 3041 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmCP_HQD_IQ_TIMER_BASE_IDX                                                                     0