mmCP_CPC_STATUS_BASE_IDX 2125 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmCP_CPC_STATUS_BASE_IDX                                                                       0
mmCP_CPC_STATUS_BASE_IDX  117 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmCP_CPC_STATUS_BASE_IDX                                                                       0
mmCP_CPC_STATUS_BASE_IDX  117 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmCP_CPC_STATUS_BASE_IDX                                                                       0
mmCP_CPC_STATUS_BASE_IDX  119 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmCP_CPC_STATUS_BASE_IDX                                                                       0