mmCP_CPC_MGCG_SYNC_CNTL_BASE_IDX 4685 drivers/gpu/drm/amd/include/asic_reg/gc/gc_10_1_0_offset.h #define mmCP_CPC_MGCG_SYNC_CNTL_BASE_IDX                                                               0
mmCP_CPC_MGCG_SYNC_CNTL_BASE_IDX 2316 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmCP_CPC_MGCG_SYNC_CNTL_BASE_IDX                                                               0
mmCP_CPC_MGCG_SYNC_CNTL_BASE_IDX 2615 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmCP_CPC_MGCG_SYNC_CNTL_BASE_IDX                                                               0
mmCP_CPC_MGCG_SYNC_CNTL_BASE_IDX 2553 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmCP_CPC_MGCG_SYNC_CNTL_BASE_IDX                                                               0