mmCNVC_CFG3_FORMAT_CONTROL_BASE_IDX 4905 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_1_0_offset.h #define mmCNVC_CFG3_FORMAT_CONTROL_BASE_IDX                                                            2
mmCNVC_CFG3_FORMAT_CONTROL_BASE_IDX 5981 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_0_0_offset.h #define mmCNVC_CFG3_FORMAT_CONTROL_BASE_IDX                                                            2
mmCNVC_CFG3_FORMAT_CONTROL_BASE_IDX 5043 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_1_0_offset.h #define mmCNVC_CFG3_FORMAT_CONTROL_BASE_IDX                                                            2