mmBL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX 1317 drivers/gpu/drm/amd/include/asic_reg/dce/dce_12_0_offset.h #define mmBL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX                                                       2
mmBL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX 8177 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_0_0_offset.h #define mmBL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX                                                       2
mmBL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX 7147 drivers/gpu/drm/amd/include/asic_reg/dcn/dcn_2_1_0_offset.h #define mmBL1_PWM_BL_UPDATE_SAMPLE_RATE_BASE_IDX                                                       2