mmATC_L2_CACHE_DATA1_BASE_IDX 1134 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_0_offset.h #define mmATC_L2_CACHE_DATA1_BASE_IDX                                                                  0
mmATC_L2_CACHE_DATA1_BASE_IDX 1167 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_1_offset.h #define mmATC_L2_CACHE_DATA1_BASE_IDX                                                                  0
mmATC_L2_CACHE_DATA1_BASE_IDX 1105 drivers/gpu/drm/amd/include/asic_reg/gc/gc_9_2_1_offset.h #define mmATC_L2_CACHE_DATA1_BASE_IDX                                                                  0
mmATC_L2_CACHE_DATA1_BASE_IDX 1245 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_1_0_offset.h #define mmATC_L2_CACHE_DATA1_BASE_IDX                                                                  0
mmATC_L2_CACHE_DATA1_BASE_IDX 1277 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_9_1_offset.h #define mmATC_L2_CACHE_DATA1_BASE_IDX                                                                  0
mmATC_L2_CACHE_DATA1_BASE_IDX 1261 drivers/gpu/drm/amd/include/asic_reg/mmhub/mmhub_9_3_0_offset.h #define mmATC_L2_CACHE_DATA1_BASE_IDX                                                                  0