cfgBIF_CFG_DEV0_SWDS0_PCIE_DLF_ENH_CAP_LIST 2170 drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_2_3_offset.h #define cfgBIF_CFG_DEV0_SWDS0_PCIE_DLF_ENH_CAP_LIST                                                     0x0400
cfgBIF_CFG_DEV0_SWDS0_PCIE_DLF_ENH_CAP_LIST 1057 drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_7_4_offset.h #define cfgBIF_CFG_DEV0_SWDS0_PCIE_DLF_ENH_CAP_LIST                                                     0x0400