UVD_SUVD_CGC_STATUS__SRE_VCLK__SHIFT 754 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_SUVD_CGC_STATUS__SRE_VCLK__SHIFT 0x0 UVD_SUVD_CGC_STATUS__SRE_VCLK__SHIFT 752 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_SUVD_CGC_STATUS__SRE_VCLK__SHIFT 0x0 UVD_SUVD_CGC_STATUS__SRE_VCLK__SHIFT 480 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_SUVD_CGC_STATUS__SRE_VCLK__SHIFT 0x0 UVD_SUVD_CGC_STATUS__SRE_VCLK__SHIFT 3236 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_SUVD_CGC_STATUS__SRE_VCLK__SHIFT 0x0 UVD_SUVD_CGC_STATUS__SRE_VCLK__SHIFT 2110 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_SUVD_CGC_STATUS__SRE_VCLK__SHIFT 0x0