UVD_SUVD_CGC_GATE__SRE_HEVC_MASK  735 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_SUVD_CGC_GATE__SRE_HEVC_MASK 0x40
UVD_SUVD_CGC_GATE__SRE_HEVC_MASK  737 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_SUVD_CGC_GATE__SRE_HEVC_MASK 0x40
UVD_SUVD_CGC_GATE__SRE_HEVC_MASK  232 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h #define UVD_SUVD_CGC_GATE__SRE_HEVC_MASK                                                                      0x00000040L
UVD_SUVD_CGC_GATE__SRE_HEVC_MASK  460 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_SUVD_CGC_GATE__SRE_HEVC_MASK                                                                      0x00000040L
UVD_SUVD_CGC_GATE__SRE_HEVC_MASK 3215 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_SUVD_CGC_GATE__SRE_HEVC_MASK                                                                      0x00000040L
UVD_SUVD_CGC_GATE__SRE_HEVC_MASK 2089 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_SUVD_CGC_GATE__SRE_HEVC_MASK                                                                      0x00000040L