UVD_RBC_RB_RPTR__RB_RPTR__SHIFT  609 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_RBC_RB_RPTR__RB_RPTR__SHIFT 0x00000004
UVD_RBC_RB_RPTR__RB_RPTR__SHIFT  612 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_RBC_RB_RPTR__RB_RPTR__SHIFT 0x4
UVD_RBC_RB_RPTR__RB_RPTR__SHIFT  674 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_RBC_RB_RPTR__RB_RPTR__SHIFT 0x4
UVD_RBC_RB_RPTR__RB_RPTR__SHIFT  676 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_RBC_RB_RPTR__RB_RPTR__SHIFT 0x4
UVD_RBC_RB_RPTR__RB_RPTR__SHIFT  726 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h #define UVD_RBC_RB_RPTR__RB_RPTR__SHIFT                                                                       0x4
UVD_RBC_RB_RPTR__RB_RPTR__SHIFT 1250 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_RBC_RB_RPTR__RB_RPTR__SHIFT                                                                       0x4
UVD_RBC_RB_RPTR__RB_RPTR__SHIFT 2865 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_RBC_RB_RPTR__RB_RPTR__SHIFT                                                                       0x4
UVD_RBC_RB_RPTR__RB_RPTR__SHIFT 2925 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_RBC_RB_RPTR__RB_RPTR__SHIFT                                                                       0x4