UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT  597 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT 0x00000000
UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT  616 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT 0x0
UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT  678 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT 0x0
UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT  680 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT 0x0
UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT  735 drivers/gpu/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT                                                                      0x0
UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT 1262 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT                                                                      0x0
UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT 2880 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT                                                                      0x0
UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT 2909 drivers/gpu/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT                                                                      0x0